ÚLTIMA HORA: O rendimento dos títulos do governo a 30 anos do Japão dispara para um novo recorde de 3,52%. Em que ponto algo se rompe?

Pensamentos sobre o NVIDIA Rubin e o AMD MI455X Vamos mergulhar em uma comparação entre o Rubin da Nvidia e o MI455X da AMD, ambos revelados hoje. Começando com o Rubin, ele utiliza uma configuração de HBM4 em 8 pilhas. Ele possui uma largura de banda de 22TB/s, aproveitando uma memória com um Fmax por pino de cerca de 10.7Gbps. Por outro lado, o MI455X opta por uma configuração de HBM4 em 12 pilhas. No entanto, ele entrega uma largura de banda de 19.6TB/s, usando memória com um Fmax por pino de aproximadamente 6.4Gbps. Considerando que o padrão atual da JEDEC para HBM4 é de 8Gbps, a diferença é marcante: o Rubin está utilizando HBM4 de alta qualidade e especificação, enquanto o MI455X parece estar dependendo de HBM4 que está abaixo da especificação padrão. Isso destaca uma divergência distinta na estratégia corporativa: usar componentes de alta qualidade vs. forçar capacidade. A AMD provavelmente adotou essa abordagem porque garantir volume de HBM4 de alta velocidade é desafiador para eles. No entanto, essa estratégia traz dois riscos significativos. Primeiro, as implicações de custo e rendimento. Montar mais pilhas de HBM requer uma área de interposer maior, o que aumenta diretamente os custos unitários. Além disso, uma área maior inevitavelmente reduz o rendimento para a montagem de embalagem 2.5D. Em outras palavras, a estratégia de usar mais unidades de HBM4 de especificação inferior pode paradoxalmente acabar sendo mais cara do que a estratégia da Nvidia de usar menos unidades de HBM4 de alta especificação. Segundo, o impacto durante escassezes de memória. Essa abordagem agrava os gargalos na cadeia de suprimentos. Uma configuração de 12 pilhas consome 50% mais chiplets/pilhas de HBM por GPU em comparação com um design de 8 pilhas. Quanto mais apertado for o fornecimento global de HBM4, mais o volume de remessas da AMD se torna limitado pela disponibilidade de memória. Claro, nas fases iniciais em que os rendimentos para HBM4 de alta especificação são baixos, isso não é um grande problema—rendimentos baixos para peças de alta qualidade resultam naturalmente em uma abundância de suprimentos de menor qualidade. Mas o que acontece à medida que a curva de aprendizado de rendimento melhora? À medida que os rendimentos para HBM4 de alta especificação aumentam, os fornecedores terão mais incentivo para alocar wafers para os chips de maior margem destinados à Nvidia. Isso torna cada vez mais difícil para a AMD obter grandes volumes de HBM4 de baixo desempenho a preços baixos. Além disso, com a Samsung se saindo bem no espaço HBM4, a AMD não conseguirá adquirir estoque a preços de "liquidação" como fez durante o ciclo HBM3E. Em última análise, a AMD está enfrentando uma estrutura de custo inerentemente mais desvantajosa no nível do chip em comparação com o Rubin da Nvidia.

Jeff Bezos literalmente abandonou o princípio de vitória mais subestimado