ÚLTIMA HORA: El rendimiento de los bonos del gobierno a 30 años de Japón se dispara a un nuevo récord de 3.52%. ¿En qué momento algo se rompe?

Opiniones sobre NVIDIA Rubin y AMD MI455X Vamos a profundizar en una comparación entre el Rubin de Nvidia y el MI455X de AMD, ambos presentados hoy. Comenzando con Rubin, utiliza una configuración de 8 pilas de HBM4. Presume de un ancho de banda de 22TB/s, aprovechando una memoria con un Fmax por pin de alrededor de 10.7Gbps. Por otro lado, el MI455X opta por una configuración de 12 pilas de HBM4. Sin embargo, ofrece un ancho de banda de 19.6TB/s, utilizando memoria con un Fmax por pin de aproximadamente 6.4Gbps. Considerando que el estándar actual de JEDEC para HBM4 es de 8Gbps, la diferencia es notable: Rubin está utilizando HBM4 de alta gama y especificaciones, mientras que el MI455X parece depender de HBM4 que está por debajo de la especificación estándar. Esto resalta una divergencia clara en la estrategia corporativa: usar componentes de alta gama frente a forzar la capacidad. Es probable que AMD haya adoptado este enfoque porque asegurar volumen de HBM4 a alta velocidad es un desafío para ellos. Sin embargo, esta estrategia conlleva dos riesgos significativos. Primero, las implicaciones de costo y rendimiento. Montar más pilas de HBM requiere un área de interposer más grande, lo que aumenta directamente los costos unitarios. Además, una huella más grande inevitablemente reduce el rendimiento para el ensamblaje de empaques 2.5D. En otras palabras, la estrategia de usar más unidades de HBM4 de menor especificación podría resultar paradójicamente más costosa que la estrategia de Nvidia de usar menos unidades de HBM4 de alta especificación. Segundo, el impacto durante las escaseces de memoria. Este enfoque agrava los cuellos de botella en la cadena de suministro. Una configuración de 12 pilas consume un 50% más de chiplets/pilas de HBM por GPU en comparación con un diseño de 8 pilas. Cuanto más ajustada esté la oferta global de HBM4, más se verá limitada la cantidad de envíos de AMD por la disponibilidad de memoria. Por supuesto, en las primeras etapas donde los rendimientos para HBM4 de alta especificación son bajos, esto no es un gran problema: los bajos rendimientos para las partes de alta gama resultan naturalmente en una abundancia de suministro de menor gama. Pero, ¿qué sucede a medida que mejora la curva de aprendizaje de los rendimientos? A medida que los rendimientos para HBM4 de alta especificación aumentan, los proveedores tendrán más incentivos para asignar obleas a los chips de mayor margen destinados a Nvidia. Esto hace que sea cada vez más difícil para AMD obtener grandes volúmenes de HBM4 de bajo rendimiento a precios bajos. Además, con Samsung desempeñándose bien en el espacio de HBM4, AMD no podrá adquirir inventario a precios de "liquidación" como lo hicieron durante el ciclo de HBM3E. En última instancia, AMD enfrenta una estructura de costos inherentemente más desventajosa a nivel de chip en comparación con el Rubin de Nvidia.

Jeff Bezos literalmente abandonó el principio ganador más subestimado